戴志勇，齊蓉，謝世杰
(西北ll_業(yè)大學(xué)，陜兩西安7l0129)
摘要：研究一種基于FPGA實(shí)現(xiàn)無刷直流電動(dòng)機(jī)閉環(huán)調(diào)速的控制策略和系統(tǒng)設(shè)計(jì)方法．建立增量PID算法和spwM調(diào)制FPGAIP核。通過分時(shí)復(fù)用技術(shù)，對sPwM調(diào)制模塊進(jìn)行優(yōu)化，可在滿足系統(tǒng)動(dòng)態(tài)性能的前提下，大大節(jié)省系統(tǒng)資源。實(shí)驗(yàn)結(jié)果也證明了這種基于FPGA實(shí)現(xiàn)電機(jī)調(diào)速控制的策略和系統(tǒng)結(jié)構(gòu)的有效與可行，其突出優(yōu)點(diǎn)在于簡化了控制系統(tǒng)外圍電路，顯著提高系統(tǒng)的可靠性。
關(guān)鍵詞：現(xiàn)場可編程門陣列；無刷直流電動(dòng)機(jī)；sPwM；PID
0引 言
當(dāng)今的無刷直流電動(dòng)機(jī)憑借其高效、大起動(dòng)力矩、調(diào)速性能優(yōu)越而成為高效電力驅(qū)動(dòng)的新寵，廣泛地應(yīng)用在航天、航空、汽車、精密電子等行業(yè)領(lǐng)域：現(xiàn)場可編程門陣列(field Programmabk cate Array，簡稱FPcA)半導(dǎo)體器件的出現(xiàn)，將改變目前無刷直流電動(dòng)機(jī)控制系統(tǒng)大多由D，sP或單片機(jī)實(shí)現(xiàn)的格局[1]。FPGA具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改，F(xiàn)PGA芯片成為小批量系統(tǒng)提高系統(tǒng)集成度和可靠性的選擇。
與傳統(tǒng)的DSP相比，F(xiàn)PGA比DsP擁有更快的速度，更低的功耗，可以完成復(fù)雜的高速邏輯運(yùn)算；其靈活的可配置特性，使得FPGA構(gòu)成的系統(tǒng)易于修改，易于測試及硬件升級[]2-3]。另外FPGA的采用簡化r系統(tǒng)外圍電路，使系統(tǒng)可靠性高，實(shí)時(shí)控制速度快，整個(gè)系統(tǒng)穩(wěn)定性強(qiáng)。
基于FPGA無刷直流電動(dòng)機(jī)控制系統(tǒng)設(shè)計(jì)的關(guān)鍵技術(shù)在于FPGA IP核設(shè)計(jì)。
1系統(tǒng)構(gòu)成與工作原理
調(diào)速控制系統(tǒng)總體結(jié)構(gòu)如圖l所示。系統(tǒng)由FPGA與外圍電路兩部分組成。其中，外圍電路包括****位置光電編碼器和功率驅(qū)動(dòng)模塊。
FPGA為整個(gè)電路的控制中樞，當(dāng)其接收到開機(jī)命令后，產(chǎn)生無刷直流電動(dòng)機(jī)驅(qū)動(dòng)信號。驅(qū)動(dòng)信號經(jīng)sPwM調(diào)制，由電機(jī)功率驅(qū)動(dòng)電路驅(qū)動(dòng)無刷直流電動(dòng)機(jī)工作。同時(shí)，光電編碼器產(chǎn)生****位置信號，反饋到FPGA中，經(jīng)PlD反饋調(diào)節(jié)，校正輸出的電機(jī)驅(qū)動(dòng)信號，使電機(jī)跟隨給定速度運(yùn)轉(zhuǎn)。
2 FPGAIP核設(shè)計(jì)
實(shí)現(xiàn)無刷直流電動(dòng)機(jī)的調(diào)速控制的關(guān)鍵技術(shù)之一是設(shè)計(jì)FPGA的IP核，其核結(jié)構(gòu)如圖2所示。IP核由三部分組成：PID模塊、數(shù)據(jù)處理模塊、sPwM 調(diào)制驅(qū)動(dòng)模塊。
當(dāng)FPGA接收到開機(jī)命令后，由HD比較速度給定和速度反饋，輸出12位占空比調(diào)節(jié)數(shù)據(jù)，通過sPwM調(diào)制驅(qū)動(dòng)模塊，產(chǎn)生上三路經(jīng)sPwM調(diào)制、下三路為方波調(diào)制的六路電機(jī)驅(qū)動(dòng)信號，送外圍電路驅(qū)動(dòng)電機(jī)。****光電編碼器檢測電機(jī)的位置，通過外同電路向FPGA發(fā)送一組基于Biss協(xié)議的串行數(shù)據(jù)，F(xiàn)PGA經(jīng)過數(shù)據(jù)處理，產(chǎn)生速度信息和位置信息，實(shí)現(xiàn)電機(jī)的閉環(huán)調(diào)速控制。
表示實(shí)際值。改進(jìn)后的并行PID實(shí)現(xiàn)如圖3h所示。
由3b圖可以看出，改進(jìn)后的并行結(jié)構(gòu)需要四個(gè)加法器、三個(gè)乘法器。在保證算法快速性的前提下，節(jié)省了系統(tǒng)資源，避免了使用減法器，提高r控制精度，簡化了設(shè)計(jì)結(jié)構(gòu)。
2. 2數(shù)據(jù)處理模塊
數(shù)據(jù)處理模塊將基于Biss協(xié)議的串行數(shù)據(jù)轉(zhuǎn)化為并行數(shù)據(jù)，從而實(shí)現(xiàn)無刷直流電動(dòng)機(jī)實(shí)時(shí)角位置反饋的輸入。
Biss接口時(shí)序如圖4a所示。整個(gè)時(shí)序分為時(shí)鐘發(fā)送和數(shù)據(jù)接收兩部分。當(dāng)FPGA發(fā)出一個(gè)時(shí)鐘刷信號時(shí)，光電編碼器反饋回一個(gè)基于B，ss l辦議的串行數(shù)據(jù)。具體流程為：時(shí)鐘的下跳沿請求數(shù)據(jù)傳輸，編碼器與Ⅸss時(shí)鐘同步的發(fā)送1位起始位，12位的位置數(shù)據(jù)，2位狀態(tài)位(錯(cuò)誤和警告)，6位cRc校驗(yàn)位和l位多周期數(shù)據(jù)(MCD)。
數(shù)據(jù)處理模塊通過識別各個(gè)狀態(tài)的特征標(biāo)志位，進(jìn)入各個(gè)時(shí)刻對應(yīng)的狀態(tài)機(jī)。各個(gè)狀態(tài)機(jī)之間通過操作一個(gè)22位的移位寄存器rx shiner將串行數(shù)據(jù)轉(zhuǎn)化為并行的14位角位置數(shù)據(jù)。在IDIE狀態(tài)，將22‘H3FFFF加載人移位寄存器，當(dāng)進(jìn)入s【art狀態(tài)時(shí)，移位寄存器開始右移，并進(jìn)入receive狀態(tài)，移位寄存器rx shmer繼續(xù)右移，直到rxshifer1：O]==2’b10，說明有效數(shù)據(jù)接收完畢，進(jìn)入stop狀態(tài)。在stop狀態(tài)，發(fā)出數(shù)據(jù)轉(zhuǎn)化完成信號，并將表示光電編碼器角位置數(shù)據(jù)的rx-shmer[15：2]裝載入地址寄存器addr中，從而完成整個(gè)數(shù)據(jù)轉(zhuǎn)換過程。模塊又進(jìn)入IDLE狀態(tài)。得到電機(jī)的****位置。通過電機(jī)****位置的變化快慢，測得電機(jī)轉(zhuǎn)速
2.3 sPwM調(diào)制驅(qū)動(dòng)模塊工作原理
隨著電力電子技術(shù)的發(fā)展，PwM技術(shù)被廣泛應(yīng)用于中小功率電機(jī)調(diào)速控制中。然而，采用PwM調(diào)制諧波分量大、使電機(jī)附加損耗高，噪聲大，不利于電機(jī)平穩(wěn)運(yùn)行。而sPwM技術(shù)是基于基準(zhǔn)正弦波產(chǎn)生脈寬調(diào)制信號的方法，相當(dāng)于正弦波調(diào)制，能很好地克服PwM技術(shù)的諧波缺陷。
sPwM調(diào)制驅(qū)動(dòng)模塊原理結(jié)構(gòu)如圖5所示。在實(shí)現(xiàn)上三路驅(qū)動(dòng)信號sPwM調(diào)制的基礎(chǔ)上，設(shè)計(jì)分時(shí)復(fù)用正弦表和乘法器。通過時(shí)鐘，將由電機(jī)****位置計(jì)算出上三路驅(qū)動(dòng)信號某時(shí)刻相對應(yīng)的正弦地址分時(shí)加載到查表寄存器中，得到相應(yīng)離散正弦幅值。通過與[1l：0]PwM dutv相乘，實(shí)現(xiàn)sPwM調(diào)壓功能。再根據(jù)狀態(tài)機(jī)和時(shí)鐘將該幅值分離成相應(yīng)的三路，與三角波比較，得到相應(yīng)的三路sPwM驅(qū)動(dòng)信號。與無刷直流電動(dòng)機(jī)的換向邏輯相與，輸出六路驅(qū)動(dòng)信號，控制無刷直流電動(dòng)機(jī)正常工作。
2.4 FPGAIP核仿真
FPGA IP核整體仿真如圖6所示。
在圖6中，addr是無刷電機(jī)的角位置信號，sP—wMTl、T2、sPwM一T3、r4、sPwM一T5、T6是6路輸出的驅(qū)動(dòng)信號。上橋臂(下橋臂)的每路導(dǎo)通信號互差120。電角度，同相的上下橋臂互差180。電角度。
3 FPGA選取及外圍電路設(shè)計(jì)
本系統(tǒng)選用的FPGA是AcTEL公司的A3p250，其頻率高達(dá)350 MHz，能夠提供1 kHz的nashROM。A3p250內(nèi)置鎖相環(huán)，整個(gè)芯片有25萬門，資源能夠?qū)崿F(xiàn)電機(jī)調(diào)速控制系統(tǒng)的技術(shù)要求.
光電編碼器選用Hengstler公司的14位****式光電編碼器，硬件接口電路接收芯片選用Ⅱ公司的 sN75179B，它為全雙工驅(qū)動(dòng)芯片，轉(zhuǎn)換頻率達(dá)到10MHz。通過光電編碼器接口電路，將編碼器輸出地雙路差分信號轉(zhuǎn)化成FPGA能夠識別的單路TTL電平信號。FPGA輸出的驅(qū)動(dòng)信號，經(jīng)過隔后，通過功率驅(qū)動(dòng)電路驅(qū)動(dòng)電機(jī)正常運(yùn)轉(zhuǎn)。
4實(shí)驗(yàn)結(jié)果
系統(tǒng)硬件實(shí)物如圖8a所示。E三路橋臂sP—wM調(diào)制驅(qū)動(dòng)信號是保障無刷直流電動(dòng)機(jī)調(diào)速系統(tǒng)性能的關(guān)鍵。電機(jī)穩(wěn)定運(yùn)行時(shí)，上三路橋臂驅(qū)動(dòng)信號實(shí)測波形如圖8b所示。其中，信號低電平時(shí)MOsFET導(dǎo)通。每個(gè)信號之間互差120。電角度。由實(shí)驗(yàn)結(jié)果可知，設(shè)計(jì)符合sPwM調(diào)制要求，保障了整個(gè)電機(jī)控制系統(tǒng)的控制性能。
5結(jié)語
無刷直流電動(dòng)機(jī)調(diào)速控制系統(tǒng)采用FPGA作為控制芯片，用Verilog語言設(shè)計(jì)FPGA IP核，使用改進(jìn)型增量PTD控制和sPwM調(diào)制技術(shù)，仿真和實(shí)測實(shí)驗(yàn)結(jié)果都表明能夠優(yōu)化無刷直流電動(dòng)機(jī)調(diào)速控制系統(tǒng)結(jié)構(gòu)并獲得優(yōu)良性能。同時(shí)，由于使用FPGA代替?zhèn)鹘y(tǒng)的DsP作為控制芯片，使得系統(tǒng)外圍電路少，提高了系統(tǒng)的可靠性。
|
